Skip to content
Extraits de code Groupes Projets
Valider 8c2aa231 rédigé par Eliah REBSTOCK's avatar Eliah REBSTOCK
Parcourir les fichiers

Remove deprecation notice

parent 4609d78e
Aucune branche associée trouvée
Aucune étiquette associée trouvée
Aucune requête de fusion associée trouvée
Pipeline #1556 réussi
Étape : build
Masquer les modifications d'espaces
En ligne Côte à côte
Affichage de
avec 0 ajout et 2 suppressions
README.md
+ 0
− 2
Voir le fichier @ 8c2aa231
......@@ -2,8 +2,6 @@
[![pipeline status](https://git.iiens.net/brateau2015/diglog/badges/master/pipeline.svg)](https://git.iiens.net/brateau2015/diglog/commits/master)
**IMPORTANT: We are not going to maintain this version of the code. The new project is under https://git.iiens.net/diglog**
Log (diglog + analog) is a graphical environment for entering circuit
schematics, and for analog and digital circuit simulation. Please see
[previous README](README.old) for more information.
......
0% ou .
You are about to add 0 people to the discussion. Proceed with caution.
Terminez d'abord l'édition de ce message.
Veuillez vous inscrire ou vous pour commenter