Skip to content
Extraits de code Groupes Projets
Valider cd24e284 rédigé par Eliah Rebstock's avatar Eliah Rebstock
Parcourir les fichiers

Add pipeline badge to README

parent cf2f3843
Branches
Aucune étiquette associée trouvée
1 requête de fusion!5Add GitLab CI support
Pipeline #947 réussi
Étape : build
Afficher les modifications d'espaces
En ligne Côte à côte
Affichage de
avec 2 ajouts et 0 suppression
README.md
+ 2
− 0
Voir le fichier @ cd24e284
# Log # Log
[![pipeline status](https://git.iiens.net/brateau2015/diglog/badges/master/pipeline.svg)](https://git.iiens.net/brateau2015/diglog/commits/master)
Log (diglog + analog) is a graphical environment for entering circuit schematics, and for analog Log (diglog + analog) is a graphical environment for entering circuit schematics, and for analog
and digital circuit simulation. Please see [log/README](log/README) for more information. and digital circuit simulation. Please see [log/README](log/README) for more information.
......
0% ou .
You are about to add 0 people to the discussion. Proceed with caution.
Veuillez vous inscrire ou vous pour commenter